#### SEMICONDUCTOR IC DEVICE

Patent number:

JP60153156

Publication date:

1985-08-12

Inventor:

IIZUKA HISAKAZU

Applicant:

TOKYO SHIBAURA ELECTRIC CO

Classification:

- international:

H01L21/8246; H01L21/70; (IPC1-7): H01L21/00; H01L27/02;

H01L27/04

- european:


H01L21/8246R2D4

Application number: JP19840009756 19840123 Priority number(s): JP19840009756 19840123

Report a data error here

### Abstract of JP60153156

PURPOSE:To enable the fluctuation in characteristic of IC action to be compensated simply and securely by a method wherein an ROM region is provided in an IC chip, the actual processing conditions for each manufacturing process or the deviation of the actual processing conditions from the design value are kept written fixedly to this memory region for every chip in the connected manufacturing processes. CONSTITUTION:A p type Si wafer 1 is prepared, and an inversionpreventing layer 2 is formed by selective field ion implantation (process S1). Next, a field oxide film 3 is formed by selective oxidation (process S2). A gate oxide film 4 caused by high-temperature thermal oxidation is formed (process S3), and channel ions are implanted (process S4) to control the threshold value; then, a gate electrode 5 is formed by deposition and patterning of polycrystalline Si (process S5). In a series of processes so far, the deviating information of the ion implantation conditions for the field ion implanting process S1 from the design value is written to the region (1) of a region 13 as "1", "0" according to the presence of channel implantation in the later channel ion implanting process S4.



Data supplied from the esp@cenet database - Worldwide

# 9日本国特許庁(JP)

⑩特許出願公開

# ⑫ 公 開 特 許 公 報 (A)

昭60-153156

@Int\_Cl.4

識別記号

庁内整理番号

母公開 昭和60年(1985)8月12日

27/02 27/04 21/00 H 01 L // H 01 L

8122-5F

8122-5F 6851-5F

発明の数 4 (全10頁) 審査請求 未請求

60発明の名称 半導体集積回路装置

> 创特 顧 昭59-9756

1989 頭 昭59(1984)1月23日

@発明者

川崎市幸区小向東芝町1番地 東京芝浦電気株式会社総合

研究所内

株式会社東芝 の出 質 人

川崎市幸区堀川町72番地

20代 理 人 弁理士 鈴江 外2名

1: 発明の名称

半導体浆模凹陷装置

# 2. 特許請求の範囲

- (1) 災積回路が形成された半導体チップに、 集積回路の製造プロセスの異談の処理加工条件 またはその設計値からの偏差に関するチップ情 報を固定配键として響込んだ ROM 領域を設けた ととを好敬とする半海体集機回路装置。
- HOM 領域はマスク ROM により構成される 単を特徴とする前配特許別求の範囲第1項配数 の半身体炎機御路装置。
- (3) 災積回路が形成された半導体チップに、 換税回路の投造プロセスの実際の処理加工条件 またはその設計値からの偏差に関するチップ情 報を固定配版として客込んだ ROM 領域と、この ROM 領域のチップ情報によりチップの動作条件 を脚盤する凹塔做能とを殴けたことを特徴とす る半身体果模凹路装置。
  - (4) 集故回路の製造プロセスの実際の処理加

工条件の設計値からの偏差に関するチップ假報 が、前記偏差に基づいて補正したチップの動作 条件または、その変更量である都を特徴とする前 記特許翻求の範囲第3項配畝の半導体級概回路 华度。

- (5) 袋積回路が形成された半海体チョブに、 集 段回路の製造プロセスの実際の処理加工操件 またはその段計値からの偏差に同するチップ僧 報を固定配位として登込んだ ROM からなるプロ セスペラメータ・メモリ領奴と、このプロセス ペラメータ・メモリ鎖娘から記憶内容を脱み出 す検出回路と、前記チップ情報が取り得る値に 対し夫々チップの動作派件またはその変更量を 記憶させた ROM 領域と、この ROM 領域から前記 読み出された記憶内容に対応するチップの動作 条件またはその変更量を睨み出す回路破能と、 かかる飢み出された動作条件またはその変更監 に応じてチップの動作条件を調整する国路設能 とを設けた毎を特徴とする半導体級税回路袋匠。
- 集核回路を絶縁層を介して複数階段ける

特價昭60-153156(2)

ことにより被暦型集教回路が形成された半導体 チップに、果材回路の設造プロセスの実際の処 理加工条件またはその設計値からの偏差に関す る複数度分のチップ(開報を固定に近として移る んだ同一層又は異なる階に跨がって形成でよれた ROM 例域と、この ROM 領域のチップ情報により 級技画路チップの動作条件を調整に対して動作 条件を整合して設定するようにした夢を特徴と する半導体集機回路装置。

#### 3. 宛 切 の 辞 細 な 改 明

#### [ 発明の技術分野]

本発明は、光子の微細化、高密度化に伴う製造プロセスペラメータの変動を考慮した半導体 集設関路接近に関する。

#### [ 猪明の技術的背景とその問題点]

半海体集被回路が高密度化、大規模化するに 従い、楽教回路チップの構成業子は優細化しチ ップの大きさは増大し、これに対応して基板ウ ェーハも大口優化が過む。そして、これに対応 してりょーへ個、りょーへ内あるいはチェンプトでは、いての製造プロセスの処理加工条件の砂砂を生じるように設定された値と微妙なくい違いを生じるようになる。 微細素子によりが成される大規模染透過により、個々の案子の助作特性の変勢となるでは大きな動作特性の変勢となるとかしばしばである。これは微細化、大規模化が進めば進むほど大きな問題となる。

例をは MOS 架板回路において、紫子分離工程で重要なプロセスペラメータとされている、分離領域の基板表面へのイオン注入量とフィールド酸化度厚を考える。この設計値をそれぞれ2×10<sup>12</sup>/cm² および 0.9 メとして突隙に処理を行なったものが、 2.0 5×10<sup>12</sup>/cm² かよび 0.87 5 メであったとすると、完成した災 減回路を傍びはする個々のMOSFETの特性は設計値と破妙な受を生じることになる。また、MOSPETのしきい値を決定する重要なプロセスペラメータとしては、チャネル領域のイオン注人数、ゲート必減 段

みかよびケート電徳の投さがあるが、これらの パラメータが設計値よりそれぞれ5多程度のずれでも、しきい値としては20多程度のずれを 生じる場合がある。

### (発射の目的)

本統別は、製造プロセスペラメータの変動に よる集材回路動作特性の変動を簡単かつ確実に 補債できるようにした半線体集技回路装置を提供することを目的とする。

# ・(発明のは契)

本銘明の341の骨子は、巣根回路チップ内に

ROM 倒域を設け、とのメモリ領域に各製造プロセスの実際の処理加工条件または実際の処理加工条件の設計値からの偏差を後続の製造プロセスにおいてチップ毎に固定的にな込んでかくことを特徴とする。そして延城回路として動作させる際に、このメモリ領域のチップ情報に応じて動作条件を変更することにより別期の特性を実現する。

また本発明の部2の竹子は、上記メモリ領域と共に、その情報を配み出して回路の動作条件を自動的に調整する回路機能をサップ内に組込む。これにより集積回路は、実験の設造プロセスペラメータに変動があっても、外部から設計値に苦づく動作条件を与えることにより自動的に致適動作条件で動作させることができる。

通常のMOS 型固定配置装置(マスク ROM )に かいては、記憶すべき情報を、アレイ配列した MOSFET のゲート酸化皮厚外の窓、チャネル領 数のイオン狂入の有無、ドレイン電話とのコン タクトを形成するためのコンタクトホールの有

特問昭60-153156(3)

無などにより ROM チップの設造工程で作り込んでいる。しかしての場合、記憶すべき情報は予め与えられているものであり、その ROM の設造工程に付与されている処理加工条件とは何等関係ない。本発別における ROM 領域の固定記憶情報は、予め次められたものではなく、その集殺 回路の 製造工程での実際の処理加工条件またはその設計値からの個差であり、この点で通常のROM と基本的に異なる。

尚、本明細哲中において、チップ情報とは少れなくともチップ内においては均っるとする。 る製造プロセスに関するものであるとする。 の場合チップ情報は、でのはなったのであるが、ウェーへ内での強強に応じている。 するが、ウェーへはあったにはでいるのではない。 な場合には、そのはなないではない。 ク ROM には、はないといるをのの他にイオンは人の有無における場合ののである。 なりチャネルイオン注人の有無における場份 彼に、マスク俊能が製造で、マスク俊能が製造プロセスによって毎価 的に選成されたものも含むものとする。マスクROMとしては以下に示すMOSPETによる場合の他に、パイポーラトランジスタ、配紋をレーザで貼切ったもの、抵抗素子を用いるもの等が可能である。

#### [ 発明の効果]

本第明によれば、優細化された数子を高密度に無機した無機回路を、チップ単位で製造プロセスペラメータの変動に拘らず所望の特性をもって動作させることができる。又、ROMとしてマスクROMを用いる場合はかかる集積回路はチップ分割の前に固定記憶が為されるのでチップと記憶すべき情報との対応が振めて容易である。

又、特に、ROM 領域と共に、その情報をチップ内部で処理して回路の動作采件を自動的に変更設定する回路機能を組込めば、外部的操作を何等必要とせず所証の動作特性を待ることができて有利である。

#### [発明の実施例]

以下本発明をMOS架積回路K適用した與應例

につき詳細に説明する。

第1凶は、完成した集積回路チップ11を示 しており、回路本体12の他に、各製造プロセ スの処理加工条件の設計値からの偏差を固定配 俊情報として哲込んだプロセス ペラメータ・メ モリ領域(マスク ROM 領域)」3を有する。と のメモリ領域は第2図に示すように、4分割さ れた領域①~④を有する。このメモリ領域13 はMOSFETを用いた ROM であり、通常のパイアス て催流が流れる状態を"0"、流れない状態を "1"として情報を記憶している。ただし、鎖紋 ②~④の情報は染板回路本体12の一連の製造 プロセスのなかのそれぞれ異なるプロセスにか いて世込まれたものであり、従って次に述べる ように、"1","0"を区別するための梨子構造 は領域②~④でそれぞれ異なる。尚、領域①と ②は川じプロセスで哲込まれたものである。

第3回および解4回は泉根回路本体12及びメモリ組収13の改造プロセスを説明する為の 図であり、そのプロセスを説明しながら、メモ

ことまでの一速の工程において、ノモリ領域 13の領域①には、フィールドイオン注入プロセスSIのイオン注入条件の設計値からの協整 情報を、仮のチャネルイネン注入プロセスSI においてチャネルイオン注入の有無により"1"。 "0"として答込む。例えば高波度にポロンのイオン注入を行なって通常のパイアスではオンし

特開昭60~153156(4)

ないしきい値を与えたMOSFETを"1"、チャネルイオン狂人を行なわないMOSFETを"0"とする。また領域②には、フィールド酸化プロセスS2の酸化染件の設計値からの個差情報を領域①と同様チャネルイオン狂人プロセスS4にかいてチャネルイオン注人の有無により"1"、"0"として教込む。

との一連の工程の後、例えばヒ紫のイオン注入によりソース6、ドレイン1を形成する(プロセス56)。そして全面に CVD 酸化酸 8 を堆積し(プロセス7)、コンタクトホール9を形成し(プロセス58)、 A 1 などによる金属配 鍵 1 0 を配設する(プロセス59)。

以上の工程において、メモリ 組城 1 9の領域 (3)には、ゲート酸化プロセスS 3 での酸化条件 の設計値からの偽造情報を、コンタクトホール形成プロセスS 8 でコンタクトホールの有無により "1" , "0" として 替込む。 例えば、コンタクトホールを形成せず、したがってペイアスを印加して 6 電弧が流れない状態のMOSFETを "1"

とし、コンタクトホールを形成した MOSFET を
"0"とする。領域①には、チャネルイオン注入
プロセスでのイオン注人条件の設計値からの協
整情報を、金属配線プロセスS タにおいて、ド
レイン配線の有無により"1", "0"として書込
む。例えば、ドレイン配線が たく、従ってパイ
アスを印加しても電流が流れたいMOSFETを"1"とし、所定の金属配線を施したMOSFETを"0"としての信報を記像する。

以上のようにしておられた MOS 梨 校 凹 的チップ 1 1 のメモリ 領域 1 3 の各領域 ① ~ ④ での"1", "0" の ※子 構造 を ま とめ て 好 5 図 に 示 テ 2 り し て 各 領域 ① ~ ④ は、 ROM と し て 必 授 を け で か と し て 必 理 加 工 条 件 の 設 計 値 か ら の 仮 ジェーハか ら な 対 回 的 に 配 は し て い る。 こ の は ウェーハ か 引 を は 回 路 チップ を 切 り 出 す。 即 ち チップ 分 所 す る。 そ し て 、 集 様 回 路 チップ の 回 路 本 体 1 2 3 の 情 報 を 外 四 に 配 み 出 し て 、 と の 情 報 を 外 四 に 配 み は て チップ の 動 作 条 件 、 例 え ば 在 吹 塩 圧 、 若 板 パ

1 アス、クロックの 固期や位相に変更を与える。 これにより、 製造プロセスペラメータの変動に よる 巣状回路 本体 1 2 の動作特性の変動を容易 に補償することができる。

質奴①~④は灸述するケート長に関する場合 の楔に許容値を越えたか否かで"1"。"0"を記 はするように失々しピット構成とする歌も可能 であるが、避か左側倒を有する為には複数ピッ トで側成するのが都合良い。例えば各額娘を8 個のMOSFETで解成すると8ピットとなる。例え は似差として固定配低させる場合は、ケート酸 化膜厚を例に收ると、殴計値200分に対して、 - 1 5 0 光の場合を"00000001"、- 1 4.0 光を \*00000010 \*…という具合に⊖収いは⊕の傾差、 又は偏差0(ゼロ)を"1"。"0".パターンで記 似させる。火際の処理加工条件をそのまま固定 配版させる46できる。各領域(1)~(4)では例え ばケート、ソース記録が共通にされ、ソースは 例えば5 V が与えられメモリ韻敬」3が協成さ れる。そして各ゲートをスイッチ及びペルスが

例えば上記例において、領域③・①はしきい値を変動させるパラメータである。メモリ領域13からゲート酸化版厚は設計値通り、チャネルイオン注入は数計値より8多少ない必が認出された場合、これはしきい値世圧の0.15 V低下に相当するので番板単位を-3 Vから-3.25 Vに、即ち恭极パイアス(ソース… 接地からの逆パイアス値で扱わす)を0.25 V上昇させる線、チップの悲敬パイアスペッドに与える工圧

持閉昭60-153156(5)

を災失するか、苗板パイアスをコントロールす る信号ペッドに信号を与えてチップを動作させる。 これによりしきい値の変動は防止される。 領 奴③ . (1) 双方から偏差が脱出された時は変更量を加算 処 埋 する。領域①,②のフィールドイオン注入、 フ ィールド畝化栄件についてもこれをチップ外に脱出 し、桜嬉物作させればよい。メモリ領域13にはこ の他、MOSFETのゲート及に別する情報を固定配しる せる事もできる。ケート長は例えばゲート加工時、 (S5)のオーパーエッチング時間(=アンダーカット 盤) により変化する。との場合、工程上第5 図の領 奴③, ①で示した 固定記録法が適用できる。例え ばオーパーエッチング時間を記憶させる。 例え はポリシリコンゲート及が設計値 1.2 4 化対し 0.2 Д短い事が判明した時は、ドレイン成氏に より生ずるショートチャネル効果、ホットエレ クトロンの 始生を防止する為、 追び選圧を 5 V から 4.6 Vに似下させ、これによりトレイン塩 圧を5 V から 4.6 V には下させる。ケート長は しきい城にも影響を与えるので、これについて

6 先述したと何條務板パイアスの変更を行なり。 上記炎症例では、プロセスペラメータ・メモ り領域13の情報を一旦チップ外部によみだし て、動作采件の変更を指示するようにしたが、 更に逃めて動作条件の変更までチップ 内部で自 **歯的に行たりょうにするととが望ましい。その** 央加州を朝6回により説明する。第6回は、梁 祇回路テップ全体の解説を既略的に示したもの で、銀織回路本体12と先の実施例と回娘のプ ロセスペラメータ・メモリ鎖吹1・3のほかに、 側側回路1.4、領準テーブル15、検出回路16 および似動回路11を有する。保耶テーナル15 は各段造プロセスの処理加工条件が設計値から どれだけずれた場合にどれだけ動作采件の変更 を行たうかの情報を記憶している。また舩坳回 路 1 7 垃圾被回路本体 1 2 0 动作朱什代爱更を 与える凹路政策を組込んである。

この様な解成として、独横回路チップを動作させると、側岬回路11はメモリ顕城130份 報を試み出し、その内容によって保導テープル

1.5から回路動作の変更栄件をよみだして駆動回路1.7に与える。これにより、チップ外部からはなんらの操作をすることなく自動的に、築破回昭本体1.2を破過動作染件で動作させることができる。

G, をONとする。次いで被出回路」をが、D, ~ D 。 のドレイン批圧を一括欧出しし、"1"。 "0" の8ピット情報を領域③から統出す。制御 回路 1 4 は検出回路 1 6 が破出した偏盛俗報を 収込み、候単テーブル!5からこの個差に対応 する回路動作の変更情報を観出し、ラッチ回路 18にラッチする。 例えば器板パイアスの変更 触+0.2 Vをラッチする。ラッチ回路は動作祭 件を決定するプロセスペラメータが1つの場合 は必要としない。質製③の対応する変更波がラ ッチされると領域①の庇出しが回様にして行な われる。そして、制御回路14はこれに対応す る変史量を領導テーブル15から賦出し、ラッ テ内容と加算して実際の変更最を決定する。か かる合成変更最が制御回路114から転動回路17 **に与えられると、駆動回路」7はこれに従い甚** 板パイアスを設計値から偏適させ、銀銭回路本 体12に稲正された基次パイプスを供給する。 嬢単テーブル13は ROM で構成するが、上配し た嫌に関议③。④に対し、夫々変更避を回足記

#### 特開昭60-153156(6)

はする方法の他に、頻敏③、①の情報の組み合わせに対し、変更進を記述させておく事もできる。この場合は、領域①の内容が検出回路16から統出される迄、別域②の検出回路16から統出された情報をラッチ回路18にラッチさせ、時治が揃った段階で対応する変更量を領準テーブル15から説出すようにする。又、 競弾テーブル15 には変更量としてではなく、 実験の動作条件として記憶させておくこともできる。

部9 図は組動回路17の例で、動作条件に変更を与える回路要素を組込んだ越板パイプス発生回路を示している。

ドレイン組成 監圧 Von とソース 電源 電圧 Vas とが投入されると、リングオシレータ 9 1 が動作する。 位相が投収 1 8 0° 送う 2 値級のリン タオンレータ出力が とが をクロックシェネレータ 9 2 a と 9 2 b にそれぞれ人力すると、クロックシェネレータ 9 2 a , 9 2 b の各出力ノードNaとNbの出力波形は位相がほぼ 1 8 0 ° 返って出力される。このため、チャーンポンプ回路の9 3 a と 9 3 b のコンデンサ CaとCbは、交互に充放低を繰り返し、基板パイプス発生回路の出力低圧 Va a を一定に保つように働く。CaとCbの容量は登しい。

第9図(h)はCaに内壁被能をもたせた例である。Cbも同様とする。 49図(b) において、キャパシタC: と並列にキャパンタC: より充分容量の小さなキャパンタC: よの充分容量の小さなキャパンタC: 、C。がMUSFETを介して接続されている。正常動作の場合はタイミングタcをONしてC: +C:、容量を減少させる時にはずcをOFF、増加させる時にはずc、ずo共にONすれば接板パイアスが内盤できる。キャパンタ数を更に増せばより側かな削脚を行なり歩ができる。

その他、胡9凶(a)下紋092a,92b,

93 a , 93 b からなるプロックを複数用意し、 ノード Vaa は共通として、適当なクロックによ りノード Vaa に接続される上記プロック数を変 える外によっても胸壁可能である。

本実施例では、ゲート酸化、チャネルイオン 注入条件に基づくしきい値電圧の補償を例に取って説明したが、先の実施例と向標、これに加 えてフィールドイオン注入、フィールド酸化、 ゲート長等他のプロセスパラメータに関しても 実行する事ができる。

なお本発明は、上記央施例に限られるものではなく種々変形して実施するととができる。例えば巣積回路が多層ケート構造を用いるものである場合には、プロセスパラメータの記憶法として、第1層ゲートによるMOSFETのしきい値の情報を第2層ケートのMOSFETのしきい値の情報を第3層ゲートのMOSFETに記憶させる。

第10図はかかる後層型集積回路の契施例を示す。即ち、第1層IC50はSi基板に形成され、絶縁膜を被滑してその上に半導体膜を形成し、これをビームアニールにより単結晶化し、そこに第2層ICを形成する。以下间線にして第(N-1)層IC51、第N層IC52迄が

特開昭60-153156(ア)

形成される。各層はプロセスパラメータ・メモ り 假 域 ( マスク ROM ) 501…511.521及び 最 適動作回路 502,…512,522を有する。 最適 動作回路は、第6図で説明した制御回路14、 標準テーブル16、検出回路16、駆動回路17、 ラッチ回路18から構成されるものである。と の実施例では、各層のプロセスパラメータ・メ モリ領域は、第1届ICからその届までのプロ セス情報が第5図で説明した方式で固定記憶さ れている。例えば、先述した基板パイアスや電 **敬電圧に関するプロセス情報である。又、標準** テーブルにはプロセス情報に対応する動作条件 の変更量が固定配慮されている点は第6図と変 わりはない。各層は基本的には第6図で述べた 様にその層の動作条件を設定する。しかし、1 つの回路プロックが複数層に分割されている時 は動作条件の整合を取る事が必要になる。例え は電源電圧は共通にしなければならない。従っ て、1つの回路プロックが(N-1)層と(N-3 ) 眉 I C とに分割されている場合は、(N-1)

層で最適動作条件を勧御する。即ち、(N-1) 層のプロセスペラメータ・メモリ領域には(N-3 ) 層のプロセス情報も固定記憶されているの で、(N-1)層において検出回路16から (N-3) 暦のプロセス情報を読み出し、標準 テープル 1 6 から変更量を読み出してこれをう ッチ回路18亿ラッチしておく。 久いで前配検 出回路 1 6·から(N-1) 層のプロセス情報を 脱み出す。これを制御回路14を介して娯車テ - ナル15から変更量を読み出す。そして両変 更量を創御回路 1 4 において合成(平均化)す る。以上を(N・1)層のプロセスペラメータ· メモリ領域511、最適動作回路512亿かい て行なり。そして合成された動作条件の変更量 を ( N - 1 ) 脳については ( N - 1 ) 脳の蚊適 動作回路 5 1 2 の駆動回路 1 7 へ、(N-3) 層に対しては(N-3)層の駆動回路へ与え、 (N-1) 層、(N-3) 層夫々が同じ動作条 件となる様にする。例えば電弧電圧を設定する。 どの層とどの層を用いて回路プロックを構成す

るかは予め制御回路に上記した機にプログラム しておけば良い。又、との実施例では(N-1) 順の制御回路 1 4 から (N − 3 ) 脳の駆動回路 へ変更量を伝達するよりにしたが、予め (N-3) 層の電源線を(N-1)層の駆動回路11に引. ·き込んでおき、(N-3)階の電源電圧を(N-1)届から直接制御できるようにしても良い。 との様に、層を開てた場合の動作条件の整合方 式は、税局型集積回路でマイクロプロセッサの 様に時系列的に凹路が変化する集積回路を組む 場合にも適用できる。例えば時間と共に(N-1 ) 脳と(N-3) 脳から構成される回路プロ ァクが (N-1) 脳と (N-2) 層から構成さ れる回路プロックに変化する時は、その都度動 作条件の変更量を設定すれば良い。かかる整合 方式によるプロセスパラメータ・メモリ領域は、 異なる脳に、例えば ( N - 1 ) 府の情報は ( N-1 ) 暦 K 、 ( N ~ 3 ) 層の情報は ( N - 3 ) 層 のプロセスペラメータ・メモリ領域に固定記憶 されたものを用いても良い。

上記実施例では階を飛ばした情報を固定記憶 する場合を示したが、その層と1つ下の脚の情 報をプロセスペラメータ・メモリ領域に固定記 惟するようにしてもよい。との場合は隣接層の み動作条件の整合が為される。そして、データ 処理においては眉を飛ばしたIC側では、信号 のやりとりのみが為される。その他積層型果積 回路においては私々変更して実施する事ができ る。例えば、N-m層にはN-m-1 層の情報の み配憶させ、(最上間はパッド領域として回路 用ICは作らない)、1つ上の層から動作条件 を変更させるようにする事も出来る。又、半導 体の結晶性や半導体とゲート絶縁限の界面単位。 に殴する併報を配位させるよもできる。更に (N-1) M にテスト H MOSFET を作り、(N-1) **眉の電極が形成された後実際にそのしきい値を** 砌定し、このしきい値情報をN層のプロセスパ ラメータ・メモリ領域に固定記憶する必もでき

以上、いくつかの例を示して来た。例えば第

## 特開昭60-153156(8)

5 図にかける固定配位はマスク ROM の手法によ り為されている。例えばゲート酸化やチャネル イオン注入、コンタクトホール関ロ、配録の有 無は、ウェハーにレジストを告布し、これにマ スクパターンを包子ピームを用いた直袋描画や イオンビームを用いた直接接面で形成する事に より可能である。又、チャネルイオン住入ば走 **査イオンを直接ティネルに住入する事によって** も注入の有無を選択する事も可能である。又、 マスクROM の 領域のみ直接措面、他はフェトマ・ スクで形成してもよいし、例えばコンタクトホ ール形成の際、集積回路本体のコンタクトホー ルを形成した後、マスクを貼り変え、マスク ROM部分のコンメクトホールを関口する様にし てもよい。また各工程におけるプロセスペラメ ータ俗報を一時的に外部記憶装置に保持し、製 造工程の最も終わりに近い工程、例えばコンタ クトホール形成工程でコンタクトホールの有無 により金工程まとめて固定記憶としてチップ内 に作り込むこともできる。その政府で外部配位

は不要となり、長期間のプロセスペラメータの保存は必要なくなる。この場合には、その実施例の領域①~④での"1","0"を表わす案子構造は同じになる。更に集積回路製造の全工程終了使に配額をレーザにより競切ることにより、過定記憶を行なうこともできる。

次にプロセスペラメータの登典に関する情報の固有性について述べる。ウェーハ内で場所により登異の程底に突倒的な楚がない場合には、ウェーハ内の全てのテップに関じ情報を記憶させればよい。ウェーハ内で整がある場合には、その意を段階的に分割して、これに対応してウェーハ内を区分し、同一区分内のテップには同じ情報を記憶させればよい。

又、プロセスペラメータ・メモリ 領域に 協定 記録する情報は上述した例に殴らず、 無缺国路 の製造プロセスの実際の処理加工条件の貨 登に 優する情報として実際の動作条件の変更 世又は 動作条件自体を上記したプロセスパラメータ・ メモリ 領域に固定配置させる あもできる。 この

場合、解 6 図に Þいて標準テーナル 1 6 は不要 となる。


#### 4.図面の簡単な説明

第1図は本発明の一実施例の集験回路チャナを示す図、第2図はそのプロセスパラメータ・メモリ領域を示す図、第3図および第4図は本実施例のMOS集被回路の製造工程を示す図、第5図は第2図のメモリ領域の案子構造を示す図、第6図は本発明の他の実施例のMOS 第8図は本発明の契施例のMOS 第8図は本発明の契施例のMOS 第10図は本発明の 9図は駆動回路の回路図、第10図は本発明の


11 … 無致回路チャプ、12 … 集殺回路本体、13 … プロセスパラメータ・メモリ (ROM)領域、14 … 領到回路、15 … 復草テープル、16 … 検出回路、17 … 敷助回路。


出職人代理人 弁理士 鈴 江 武 彦

#### · 特屬昭60-153156 (9)



12 S 137





第 7 図

